7、數(shù)位IC的削尖電容(despikingcapacitor)

數(shù)位IC旁的削尖電容其特質(zhì)為頻寬高915-150MHz)、容量小(470-1000pF)，目的在于提供IC開(kāi)關(guān)時(shí)的瞬間脈沖電流。削尖電容并非越大越好，符合上述條件的最小電容，即是最佳選擇，盡量少用大于0.1mF的電容。數(shù)位IC的頻率越高，則電容越小。0.lmF電容用在高達(dá)l5MHz的系統(tǒng)頻率，若超過(guò)l5MHz以上，就使用0.0lmF的電容。高頻寬、低電感的碟狀陶瓷電容(diskceramiccapacitor)或是多層陶瓷電容(multilayerceramiccapacitor)適合用來(lái)做為IC間的削尖電容。DRAM由于需要refreshcharge，因此需要較大的削尖電容，通常256K的DRAM需要0.lmF的削尖電容。

 

盡可能將電容靠近IC擺置，Vcc和GND腳位在晶片的對(duì)面端之標(biāo)準(zhǔn)會(huì)形成對(duì)EMI敏感的回路，如果IC的電源端靠近則回路是相當(dāng)小的，圖12說(shuō)明一個(gè)典型邏輯IC的電容擺置，把電容放在Vcc和GND的中間位置。

 

8、電源線(xiàn)濾波器(PowerLineFilter)

如果需要進(jìn)一步濾除電源線(xiàn)的噪音，可使用LC或p濾波器(圖13)，盡量將濾波器靠近元件，而將其它的信號(hào)繞線(xiàn)在濾波器的附近。

圖13.電源濾波器

 

陶鐵磁珠(ferritebead)也可用來(lái)濾掉不想要的系統(tǒng)高頻噪音[Ott,1988,pp.152-156]，它們提供一種較便宜的方式來(lái)增加高頻衰減，但對(duì)直流或低頻信號(hào)則不會(huì)造成信號(hào)的衰減，對(duì)于消除lMHz以上的噪音最為經(jīng)濟(jì)有效。陶鐵磁珠的阻抗通常低于l00Ω，主要應(yīng)用于低阻抗的電源電路，如電源供應(yīng)器、C級(jí)功率放大器、諧振電路與SCR開(kāi)關(guān)電路等。如果單珠未能有效濾除高頻噪音，也可將多珠串連或多繞幾圈，但須注意圈數(shù)的增加，將提高雜散電容，這對(duì)高頻噪音的濾除是不利的。陶鐵磁體珠子是圓柱形且能在導(dǎo)體上滑動(dòng)，用在電源供應(yīng)器時(shí)，應(yīng)將磁珠靠近PCB的電源輸出端，如圖14所示。

圖14.抑制高頻噪音的ferritebead安置于電源供應(yīng)器PCB的電源輸出端

 

9、信號(hào)布局

電源線(xiàn)與地線(xiàn)布局完之后，接下來(lái)的就是信號(hào)線(xiàn)的布局了。在布局?jǐn)?shù)位和類(lèi)比混合信號(hào)的PCB時(shí)，勿將數(shù)位和類(lèi)比信號(hào)混雜，電路板上的數(shù)位電路、類(lèi)比電路、以及易產(chǎn)生噪音的電路應(yīng)予以區(qū)隔，8如圖所示。試著先繞線(xiàn)最為敏感的線(xiàn)路，并去除電路間的藕合路徑。通常與數(shù)位電路或噪音產(chǎn)生電路介面的低階類(lèi)比電路最容易受到干擾，在繞線(xiàn)時(shí)應(yīng)格外謹(jǐn)慎。

 

10、數(shù)位電路的噪音與布線(xiàn)

類(lèi)比電路的噪音通常來(lái)自于電路板的外部，然而數(shù)位電路的噪音則往往由內(nèi)部產(chǎn)生，因此如何降低內(nèi)部噪音是數(shù)位電路板布線(xiàn)的首要考量因素。在MCU為主的系統(tǒng)中最敏感的信號(hào)是時(shí)序、重置和中斷線(xiàn)路，震蕩器在開(kāi)機(jī)時(shí)尤為敏感。千萬(wàn)不要將這些線(xiàn)路與高電流開(kāi)關(guān)線(xiàn)路平行，如此易于被電磁交互藕合信號(hào)破壞。此效應(yīng)容易破壞MCU經(jīng)由中斷碼的執(zhí)行，引起非預(yù)期的重置或中斷。時(shí)序信號(hào)受到干擾，將造成失相(losephase)使整個(gè)系統(tǒng)失去同步，由于MCU的執(zhí)行是依據(jù)適當(dāng)?shù)臅r(shí)鐘脈波，因此不要期望它們能在EMI的干擾下恢復(fù)正常操作。

 

震蕩器或陶瓷共振時(shí)鐘是一種RF電路，必須繞線(xiàn)以減少它的發(fā)射位準(zhǔn)及敏感性。圖15以一個(gè)震蕩器或陶瓷共振器與DIP包裝的例子來(lái)說(shuō)明，盡量將震蕩電路的配置靠近MCU，若是震蕩器或陶瓷共振器的本體很長(zhǎng)，就放在PCB之下并將包裝接地。如果震蕩器在PCB之外，就將MCU放在離PCB連接器的附近，不然，就將MCU盡量擺近震蕩器以縮短繞線(xiàn)距離。震蕩線(xiàn)路的地線(xiàn)應(yīng)該連接元件可能使用最短繞線(xiàn)的接地腳位，電源和接地腳應(yīng)該直接繞線(xiàn)到PCB的電源部分。圖16說(shuō)明PCB挈b的?/FONT>I/O接地與I/O電纜線(xiàn)的解藕電容布線(xiàn)方式。

 

11、類(lèi)比電路的噪音與布線(xiàn)

低階信號(hào)(low-levelsignal)容易受到數(shù)位信號(hào)的干擾；如果類(lèi)比和數(shù)位信號(hào)必須混雜，要確定彼此的線(xiàn)路相交成90度角，這將會(huì)降低交互藕合(crosscoupling)的效應(yīng)。

 

如果類(lèi)比電路的signalreference未與數(shù)位線(xiàn)路隔離的話(huà)，類(lèi)比-數(shù)位轉(zhuǎn)換器的信號(hào)會(huì)受到嚴(yán)重的干擾，因此不可將數(shù)位電源和接地直接輸入類(lèi)比-數(shù)位轉(zhuǎn)換器的signalreference線(xiàn)路。這些腳位應(yīng)直接繞線(xiàn)自母板的電源端之參考電壓，此電壓參考腳位應(yīng)用lK歐姆的電阻和l.0mF電容來(lái)濾波。

圖15.石英或陶瓷共振電路的線(xiàn)路布局

圖16.PCB『干凈的I/O』接地與I/O電纜線(xiàn)的解藕電容布線(xiàn)方式

 

四、PCB設(shè)計(jì)布局降低噪音的檢查要項(xiàng)

以下列出在量產(chǎn)線(xiàn)路板之前的詳細(xì)檢查表，這些檢查項(xiàng)目是集合市場(chǎng)經(jīng)驗(yàn)以及實(shí)作應(yīng)用的經(jīng)典[Montrose,1996;Ott,1988]。

 

1、抑制噪音源

?　在符合設(shè)計(jì)規(guī)格的前提下，使用最低頻率的時(shí)鐘以及最和緩的上升時(shí)間。

?　如果時(shí)鐘電路在電路板外，則將相關(guān)之時(shí)序電路(如MCU)靠近連接器，否則，就放在母板中間。

?　將震蕩器平放于PCB并接地。

?　盡可縮小時(shí)序信號(hào)的回圈區(qū)域。

?　將數(shù)位I/O驅(qū)動(dòng)器(digitalI/Odriver)放置于PCB外緣。

?　將進(jìn)入PCB的信號(hào)予以適當(dāng)濾波。

?　將離開(kāi)PCB的噪音信號(hào)予以適當(dāng)濾波。

?　使用碟狀陶瓷電容(diskceramiccapacitor)或是多層陶瓷電容(multilayerceramiccapacitor)做為數(shù)位邏輯IC的削尖電容。

?　盡量將數(shù)位IC之despikingcapacitor靠近IC旁邊。

?　使用排線(xiàn)包裝的OP放大器，將"+"端接地，以"-"端作為輸入信號(hào)端。

?　提供適當(dāng)?shù)耐徊ㄗ枘?surgeabsorber)給繼電器線(xiàn)圈。

?　使用45度角(圓弧更佳)的繞線(xiàn)以取代90度角來(lái)減少高頻輻射。

?　如果需要，在產(chǎn)生高頻噪音的電源線(xiàn)用feed-throughcapacitor連接外部。

?　如果需要，在產(chǎn)生高頻噪音的電源線(xiàn)串接陶鐵磁珠(ferritebead)以濾除高頻噪音。

?　將shieldcable兩端均接地(但并非作為地線(xiàn))，以降低電磁輻射。

 

2、減少噪音藕合

?　如果經(jīng)濟(jì)許可，使用多層電路板來(lái)分開(kāi)PCB上不同性質(zhì)的電路。4層板PCB，通常外面的兩層為信號(hào)，中間兩層為電源層(powerlayer)與地線(xiàn)層(groundlayer)。如電路板為數(shù)位類(lèi)比混合電路，應(yīng)將數(shù)位與類(lèi)比的跑線(xiàn)分別布線(xiàn)，最后再將地線(xiàn)予以單點(diǎn)連接。

?　對(duì)單層及雙層線(xiàn)路板使用單點(diǎn)電源和接地的布局。如采用雙層線(xiàn)路板制作以微處理器為基礎(chǔ)的控制板(數(shù)位類(lèi)比混合電路)，則應(yīng)特別注意數(shù)位與類(lèi)比電路『電源線(xiàn)』與『地線(xiàn)』的布局。

?　選用晶片組以縮短時(shí)序的傳輸線(xiàn)。

?　將digitalI/O晶片組安置于PCB邊緣并靠近連接器。

?　高速邏輯閘僅限用于特定功能之電路。

?　對(duì)電源和接地使用寬繞線(xiàn)。

?　保持時(shí)序繞線(xiàn)、匯流排和晶片致能與I/O腳位和連接器分隔開(kāi)。

?　盡量將數(shù)位信號(hào)線(xiàn)路(尤其是時(shí)鐘信號(hào))遠(yuǎn)離類(lèi)比輸入和電壓參考腳位。

?　當(dāng)與混合信號(hào)轉(zhuǎn)換器并用時(shí)，勿將數(shù)位和類(lèi)比線(xiàn)路相交，信號(hào)的繞線(xiàn)要彼此遠(yuǎn)離。

?　分隔噪音與低階類(lèi)比信號(hào)腳位。

?　將時(shí)序信號(hào)與I/O信號(hào)垂直繞線(xiàn)。

?　將時(shí)序電路遠(yuǎn)離I/O信號(hào)線(xiàn)。

?　盡量使敏感腳位的長(zhǎng)度越短越好。

?　用寬扁的繞線(xiàn)處理重要的線(xiàn)路，并在繞線(xiàn)的每一邊采用接地保衛(wèi)環(huán)。

?　勿將敏感的信號(hào)線(xiàn)與高電流、快速交換信號(hào)并行。

?　縮短解藕電容的腳位長(zhǎng)度。

?　高頻線(xiàn)路應(yīng)保持短而直接。

?　縮短時(shí)序與其他周期性信號(hào)的繞線(xiàn)長(zhǎng)度。

?　避免繞線(xiàn)于震蕩器和其它對(duì)噪音極度敏感的電路之下。

?　過(guò)濾任何進(jìn)入包含敏感線(xiàn)路的信號(hào)線(xiàn)。

?　當(dāng)?shù)碗A信號(hào)與噪音腳位位于同一個(gè)連接器上時(shí)，例如扁狀電線(xiàn)(flatcable)，盡量將之分離并以地線(xiàn)置于其間。

?　避免低階(low-level)、低頻(low-frequency)電路的接地回路(groundloop)。

?　將噪音線(xiàn)扭絞(twisted)以抵消相互間之藕合與電磁輻射。

?　使用所有IC內(nèi)的電源和接地腳位，勿空接。

 

3、降低噪音吸收

?　盡量避免任何信號(hào)回圈，否則就減少回圈范圍。

?　分隔信號(hào)、噪音和硬體電源和接地。

?　使用可選擇頻率的濾波器來(lái)應(yīng)用。

?　連接所有未用到的輸入到電源或接地。

?　在所有的類(lèi)比參考電壓加旁路電容。

?　將管狀電容(tubularcapacitor)的外圍箔片接地。

?　將電解電容并聯(lián)一個(gè)高頻電容。

?　對(duì)高效率類(lèi)比及混合信號(hào)ICS不要使用IC座。