本文闡述了近來PCB設(shè)計工程師們所面臨的挑戰(zhàn)，文中探討了如何迎接這些挑戰(zhàn)及潛在的解決方案；此外，文中同時以明導(dǎo)的PCB評估套裝軟件為例，描述了如何解決PCB設(shè)計軟件的評估問題。

 

作為研發(fā)人員，主要的考量是如何將最新的先進技術(shù)整合在產(chǎn)品中。這些先進技術(shù)既可以展現(xiàn)在卓越的產(chǎn)品功能上，也必須能展現(xiàn)在降低產(chǎn)品成本上，困難在于如何將這些技術(shù)有效地應(yīng)用在產(chǎn)品中。有許多因素需要考慮，產(chǎn)品上市的時間是最為重要的因素之一，且圍繞產(chǎn)品上市時間，有許多決定是在不斷更新的。

 

在這個前提下，必須考慮的因素很廣泛，從產(chǎn)品功能、設(shè)計實現(xiàn)、產(chǎn)品測試以及電磁干擾(EMI)是否符合要求均包含在內(nèi)。減少設(shè)計反覆是可能的，但這必須仰賴前期工作的完成情況。大多數(shù)時候，越是到產(chǎn)品設(shè)計后期越容易發(fā)現(xiàn)問題，更為痛苦的是要針對發(fā)現(xiàn)的問題進行更改。

 

然而，盡管許多人都清楚這個經(jīng)驗法則，但實際情況卻是另外一種場景，即許多公司都很清楚，擁有一個高整合度的設(shè)計軟件非常重要，但這個想法卻往往受限于高昂的價格。本文將闡述PCB設(shè)計所面臨的挑戰(zhàn)，以及作為一名PCB設(shè)計者在評估一款PCB設(shè)計工具時該考慮哪些因素。

 

以下是PCB設(shè)計者必須考量并影響其決定的幾點因素：

 

1. 產(chǎn)品功能

a.覆蓋基本要求的基本功能，包括：原理圖與PCB布局之間的互動；自動扇出布線、推拉等布線功能，以及基于設(shè)計規(guī)則約束的布線能力；精確的DRC校驗器。

 

b.當公司從事一個更為復(fù)雜的設(shè)計時升級產(chǎn)品功能的能力，如：高密度互連(HDI)介面；靈活設(shè)計；嵌入被動元件；射頻(RF)設(shè)計；自動腳本產(chǎn)生；拓樸布局布線；可制造性(DFM)、可測試性(DFT)及可生產(chǎn)性(DFF)等。

 

c.附加產(chǎn)品能執(zhí)行類比模擬、數(shù)位模擬、類比數(shù)位混合訊號模擬、高速訊號模擬以及RF模擬。

 

d.具備一個易于制作和管理的中央元件庫。

 

2. 優(yōu)秀的伙伴

一個技術(shù)上位于業(yè)界領(lǐng)導(dǎo)層中并較其他廠商傾注了更多心血的良好伙伴，可助你在最短的時間內(nèi)設(shè)計出具有最大功效和具有領(lǐng)先技術(shù)的產(chǎn)品。

 

3. 投資報酬率

價格應(yīng)該是上述因素中最為次要的考慮因素，必須更加關(guān)注投資報酬率。

 

圖1：從前端到后端的一個典型整合系統(tǒng)設(shè)計流。

 

圖2：平行匯流排和串并轉(zhuǎn)換設(shè)計所遇到的典型設(shè)計問題。

 

PCB評估需考慮許多因素。設(shè)計者要尋找的開發(fā)工具類型取決于他們所從事的設(shè)計工作復(fù)雜性。由于系統(tǒng)正趨于越來越復(fù)雜，實體走線和電氣元件布放的控制發(fā)展愈來愈廣泛，以至于必須為設(shè)計過程中的關(guān)鍵路徑設(shè)定約束條件。但是，過多的設(shè)計約束卻束縛了設(shè)計靈活性。設(shè)計者們務(wù)必良好瞭解其設(shè)計及規(guī)則，如此才能清楚要在何時使用這些規(guī)則。

 

圖1顯示了一個由前端到后端的標淮合成系統(tǒng)設(shè)計。它始于設(shè)計定義(原理圖輸入)，該設(shè)計定義與約束編輯緊密集合在一起。在約束編輯中，設(shè)計者既可定義實體約束又可定義電氣約束。電氣約束將為網(wǎng)路驗證驅(qū)動模擬器進行布局前和布局后分析。仔細看看設(shè)計定義，它還與FPGA/PCB整合相鏈接。FPGA/PCB整合的目的是為了提供雙向整合、數(shù)據(jù)管理和在FPGA與PCB之間執(zhí)行協(xié)同設(shè)計能力。

 

在布局階段輸入了與設(shè)計定義期間相同的用于實體實現(xiàn)的約束規(guī)則。這就減少了從文件到布局過程中出錯的概率。接腳交換、邏輯閘交換、甚至輸入輸出介面組(IO_Bank)交換均需返回到設(shè)計定義階段進行更新，因此各個環(huán)節(jié)的設(shè)計是同步的。

 

評估期間，設(shè)計者必須問自己：對他們而言，什么標淮是至關(guān)重要的？

讓我們看看一些迫使設(shè)計者重新審視其現(xiàn)有開發(fā)工具功能并開始訂購一些新功能的趨勢：

 

1.HDI

半導(dǎo)體復(fù)雜性和邏輯閘總量的增加已要求積體電路具有更多的接腳及更精細的接腳間距。在一個接腳間距為1mm的BGA元件上設(shè)計2,000個以上的接腳在目前已是很平常的事情，更不要說在接腳間距為0.65mm的元件上布放296個接腳了。越來越快的上升時間和訊號完整性(SI)，正在要求更多的電源和接地接腳，故需要占用多層板中更多的層，并驅(qū)動了對微過孔高密度互連(HDI)技術(shù)的需求。

 

HDI是為了響應(yīng)上述需求而開發(fā)的互連技術(shù)。微過孔與超薄電介質(zhì)、更細的走線和更小的線間距是HDI技術(shù)的主要特徵。

 

2.RF設(shè)計

針對RF設(shè)計，RF電路應(yīng)該直接設(shè)計成系統(tǒng)原理圖和系統(tǒng)板布局，而不用于進行后續(xù)轉(zhuǎn)換的分離環(huán)境。RF模擬環(huán)境裝的所有模擬、調(diào)諧和最佳化能力仍然是必須的，但模擬環(huán)境較‘實際’的設(shè)計卻能接受更為原始的數(shù)據(jù)。因此，數(shù)據(jù)模型間的差異，以及由此引起的設(shè)計轉(zhuǎn)換問題將會銷聲匿跡。首先，設(shè)計者可在系統(tǒng)設(shè)計與RF模擬之間直接互動；其次，如果設(shè)計師進行一個大規(guī)?；蛳喈攺?fù)雜的RF設(shè)計，他們可能想將電路模擬任務(wù)分配到平行執(zhí)行的多個運算平臺，或者他們想將一個由多個模組組成的設(shè)計中每一個電路發(fā)送到各自的模擬器中，以縮短模擬時間。

 

3.先進的封裝

現(xiàn)代產(chǎn)品日漸增加的功能復(fù)雜性要求被動元件的數(shù)量也相應(yīng)增加，主要體現(xiàn)在低功耗、高頻應(yīng)用中的去藕電容器和終端匹配電阻數(shù)量的增加。雖然被動表貼元件的封裝在歷經(jīng)數(shù)年后已縮小得相當可觀了，但在試圖獲得最大極限密度時其結(jié)果仍然是相同的。印刷零組件技術(shù)使得從多晶片組件(MCM)和混合組件轉(zhuǎn)變到今天直接可以作為嵌入式被動元件的SiP和PCB。在轉(zhuǎn)變的過程中採用了最新的裝配技術(shù)。例如，在一個層狀結(jié)構(gòu)中包含了一個阻抗材料層，以及直接在微球柵陣列(uBGA)封裝下面採用了串聯(lián)終端電阻，這些都大幅提高了電路的性能?，F(xiàn)在，嵌入式被動元件可獲得高精密度的設(shè)計，因而省去了雷射清潔焊縫的額外加工步驟。無線組件中也正朝著直接在基板內(nèi)提高整合度的方向發(fā)展。

 

4.剛性柔性PCB

為了設(shè)計一個剛性柔性PCB，必須考慮影響裝配過程的所有因素。設(shè)計者不能像設(shè)計一個剛性PCB那樣來簡單地設(shè)計一個剛性柔性PCB。他們必須管理設(shè)計彎曲區(qū)域，以確保設(shè)計要點將不會由于彎曲面的應(yīng)力作用而使得導(dǎo)體斷裂和剝離。仍有許多機械因素需要考慮，如最小彎曲半徑、電介質(zhì)厚度和類型、金屬片重量、銅電鍍、整體電路厚度、層數(shù)和彎曲部份數(shù)量。

 

理解剛性柔性設(shè)計并決定你的產(chǎn)品是否允許你制作一個剛性柔性設(shè)計。

 

5.訊號完整性規(guī)劃

最近幾年，針對Serdes轉(zhuǎn)換，或串列互連、平行匯流排結(jié)構(gòu)和差分對結(jié)構(gòu)相關(guān)的新技術(shù)一直不斷進步。

 

圖2顯示了針對一個平行匯流排和Serdes轉(zhuǎn)換設(shè)計所遇到的典型設(shè)計問題。平行匯流排設(shè)計侷限在系統(tǒng)時序的變化，如時脈歪斜和傳播延遲。由于整個匯流排寬度上的時脈歪斜，針對時序約束的設(shè)計依然是困難的。增加時脈速率只會讓問題變得更糟糕。

 

另一方面，差分對結(jié)構(gòu)在硬體層面採用了一個可交換的點對點連接來實現(xiàn)串列通訊。通常，它透過一個單向串列‘通道’來轉(zhuǎn)移數(shù)據(jù)，這個單向串列通道可迭加成1-、2-、4-、8-、16-和32-寬度的配置。每個通道攜帶一個位元組的數(shù)據(jù)，匯流排可處理從8位元組到256位元組的數(shù)據(jù)寬度，并透過使用某些形式的錯誤檢測技巧來保持數(shù)據(jù)完整性。然而，更高的數(shù)據(jù)率導(dǎo)致了其他設(shè)計問題。高頻下的時脈恢復(fù)成為系統(tǒng)的重擔，因為時脈要快速鎖定輸入數(shù)據(jù)串流，以及為了提高電路的抗抖性能，還要減少所有週期到週期間的抖動。電源噪音也為設(shè)計師帶來了額外問題。該類型的噪音增加了產(chǎn)生嚴重抖動的可能，這將使得視圖的開眼變得更加困難。另外的挑戰(zhàn)是減少共模噪音，解決來自于IC封裝、PCB板、電纜和連接器的損耗效應(yīng)所導(dǎo)致的問題。

 

6.設(shè)計套件的實用性

USB、DDR/DDR2、PCI-X、PCI-Express和RocketIO等設(shè)計套件將毋庸置疑地對設(shè)計師進軍新技術(shù)領(lǐng)域產(chǎn)生很大的幫助。設(shè)計套件提供了技術(shù)的概況、詳細說明以及設(shè)計者將要面臨的困難，并提供模擬及如何制作布線約束等資訊。它與程式共同提供說明文件，為設(shè)計者提供了一個掌握先進新技術(shù)的先機。

 

看來，要獲得一個能處理布局的PCB工具是容易的；但獲得一個不僅能滿足布局而且能解決迫切需求的工具才是至關(guān)重要的。